第1章 引言
1.1 VHDL设计周期
1.2 VHDL的起源
1.3 标准化过程
1.4 VHDL标准的统
1.5 可移植性
第2章 寄存器传输级设计
2.1 RTL设计阶段
2.2 电路举例
2.3 确定数据运算
2.4 确定数据精度
2.5 确定所用资源
2.6 运算资源的配置
2.7 设计控制器
2.8 设计复位机制
2.9 RTL设计的VHDL描述
2.10 综合结果
第3章 组合逻辑
3.1 设计单元
3.2 实体和结构体
3.3 仿真模型
3.4 综合模板
3.5 信号和端口
3.6 初始值
3.7 简单信号的赋值
3.8 条件信号赋值
3.9 受选信号赋值
3.10 样例
第4章 基本类型
4.1 可综合的类型
4.2 标准类型
4.3 标准操作符
4.4 比特（bit）类型
4.5 布尔（boolean）类型
4.6 整数（Integer）类型
4.6.1 Type Integer
4.6.2 自定义整数
4.6.3 整数子类型
4.6.4 综合解释
4.7 枚举类型
4.8 多值逻辑类型
4.9 记录
4.10 数组
4.11 集合体、字符串和位串
4.12 属性
4.12.1 整数类型和枚举类型
4.12.2 数组属性
4.13 关于被选中信号赋值的几个问题
第5章 操作符
5.1 标准操作符
5.2 操作符的优先级
5.3 布尔操作符
5.4 比较操作符
5.4.1 综合解释
5.4.2 整数类型和枚举类型
5.4.3 数组类型
5.5 移位操作符
5.5.1 固定移位位数
5.5.2 可变移位位数
5.6 算术操作符
5.6.1 综合解释
5.6.2 正号
5.6.3 负号
5.6.4 求绝对值操作符abs
5.6.5 加法操作符
5.6.6 减法操作符
5.6.7 乘法操作符
5.6.8 除法操作符
5.6.9 求模操作符
5.6.10 求余操作符
5.6.11 幂指数操作符
5.7 拼接操作符
第6章 综合类型
6.1 综合类型系统
6.2 使程序包可见
6.2.1 情景1：由供应商提供的VHDL-2008程序包
6.2.2 情景2：使用VHDL-1993兼容程序包
6.2.3 VHDL-2008 Context（上下文）声明
6.3 逻辑类型- Std_Logic_1164
6.3.1 std-logic-位逻辑类型
6.3.2 std-logic-vector-多位逻辑类型
6.3.3 操作符
6.3.4 比较操作符
6.3.5 布尔操作符
6.3.6 移位操作符
6.4 数值类型-Numeric-Std
6.4.1 所提供的类型
6.4.2 Resize函数
6.4.3 操作符
6.4.4 比较操作符
6.4.5 布尔操作符
6.4.6 移位操作符
6.4.7 算术操作符
6.5 定点类型- Fixed_Pkg
6.5.1 提供的类型
6.5.2 溢出模式和下溢模式
6.5.3 Resize函数
6.5.4 操作符
6.5.5 比较操作符
6.5.6 布尔操作符
6.5.7 移位操作符
6.5.8 算术操作符
6.5.9 实用函数
6.6 浮点类型-Float_Pkg
6.6.1 Float类型
6.6.2 解释浮点数
6.6.3 溢出，下溢和错误模式
6.6.4 舍入模式
6.6.5 模式选择
6.6.6 函数和操作符
6.6.7 分类函数
6.6.8 操作符
6.6.9 比较操作符
6.6.10 布尔操作符
6.6.11 算术操作符
6.6.12 Resize函数
6.6.13 实用函数
6.7 类型转换
6.7.1 位保留转换
……
第7章 Std-Logic-Arith（标准算术
第8章 时序VHDL
第9章 寄存器
第10章 层次结构
第11章 子程序
第12章 特殊结构
第13章 测试平台
第14章 库
第15章 案例分析
附录A 程序包列表
附录B 语法参考
参考文献
鄂公网安备 42010302001612号 