计算机原理课程设计（第2版）

1.1 微处理器的组成和功能
1.2 CISC微处理器设计遵循的一般原则
1.3 微程序控制器的基本原理
1.3.1 控制存储器
1.3.2 微指令寄存器
1.3.3 地址转移逻辑电路
1.4 RISC微处理器设计遵循的一般原则
1.5 硬连线控制器的基本原理
1.6 时序产生器的设计原理
第2章 课程设计的要求、原理及方法
2.1 课程设计的题目和内容
2.1.1 课程设计的题目
2.1.2 课程设计完成的内容
2.2 课程设计的基本要求
2.3 课程设计的具体步骤
2.3.1 完成系统的总体设计
2.3.2 设计控制器的逻辑结构框图
2.3.3 设计机器指令格式和指令系统
2.3.4 设计时序产生器电路
2.3.5 设计微程序流程图或CPU操作流程图
2.3.6 设计操作控制器单元
2.3.7 设计单元电路
2.3.8 编写汇编语言源程序
2.3.9 将汇编语言源程序转换成机器语言源程序
2.3.10 其它操作
2.4 考核方式
第3章 CISC／RlSC模型机系统的单元电路
3.1 运算器和程序状态字单元
3.1.1 ALU单元
3.1.2 程序状态字单元
3.1.3 暂存寄存器单元
3.2 通用寄存器单元
3.3 1：2分配器单元
3.4 5选l数据选择器单元
3.5 4选l数据选择器单元
3.6 程序计数器单元
3.7 地址寄存器单元
3.8 主存储器单元
3.8.1 ROM芯片的设计
3.8.2 RAM芯片的设计
3.9 指令寄存器单元
3.10 时序产生器单元
3.10.1 CISC模型机的时序产生器
3.10.2 采用定长CPU周期RISC模型机的时序产生器
3.10.3 采用变长CPU周期RISC模型机的时序产生器
3.11 操作控制器单元
3.11.1 微程序控制器单元
3.11.2 硬连线控制器（采用定长CPU周期）
3.11.3 硬连线控制器（采用变长CPU周期）
3.12 顶层电路单元
3.12.1 CISC模型机的项层电路单元（范例）
3.12.2 采用定长CPIJ周期的RISC模型机的顶层电路单元（范例）
3.12.3 采用变长CPIJ周期的RISC模型机的顶层电路单元（范例）
3.13 输入／输出设备
3.14 功能仿真和时序仿真
3.14.1 CISC模型机上的仿真波形
3.14.2 采用定长CPU周期的RISC模型机上的仿真波形
3.14.3 采用变长CPU周期的RISC模型机上的仿真波形
第4章 流水线微处理器设计技术
4.1 流水线的工作原理
4.1.1 流水线的工作原理
4.1.2 相关问题及解决方法
4.2 流水线微处理器设计
4.2.1 流水线微处理器的总体框架设计
4.2.2 流水线微处理器的设计流程
4.3 流水线微处理器设计采用的关键技术
4.3.1 定长的指令格式
4.3.2 流水线结构和操作控制时序
4.3.3 以运算器作为CPU内部数据流动的中心
4.3.4 数据相关及解决方法
4.3.5 控制相关及解决方法
4.3.6 等长的指令解释时间
第5章 流水线微处理器单元电路设计
5.1 运算器和程序状态字单元
5.1.1 ALU单元
5.1.2 程序状态字单元
5.1.3 累加器和暂存寄存器单元
5.2 通用寄存器组单元
5.3 程序计数器单元
5.4 主存储器单元
5.5 指令寄存器单元
5.6 相关性检查及解决电路单元
5.7 操作控制器单元
5.8 顶层电路单元
5.9 数据暂存器单元
5.10 输出数据暂存器单元
5.11 数据选择器单元
5.11.1 3选l数据选择器单元MUX3
5.11.2 2选l数据选择器单元MUX2
5.11.3 2选l数据选择器单元MUX2IN
5.12 输入/输出设备
5.13 功能仿真和时序仿真
第6章 MAX+plus Ⅱ开发系统
6.1 MAX+plus Ⅱ系统运行环境及软件安装
6.1.1 概述
6.1.2 软件安装
6.2 MAX+plus Ⅱ工作环境
6.2.1 MAX+plus Ⅱ管理器
6.2.2 层次显示器
6.2.3 图形编辑器
6.2.4 图元编辑器
6.2.5 文本编辑器
6.2.6 波形编辑器
6.2.7 编译器
6.2.8 仿真器
6.2.9 编程器
6.3 MAX+plus II开发流程
6.3.1 设计输入
6.3.2 编译处理与仿真
6.3.3 器件编程
附录 采用三数据总线结构运算器进行模型机设计的关键技术
参考文献