电子设计自动化技术（第二版）

第1章 电子设计自动化（EDA）与硬件描述语言（HDL）
1.1 TOP-DOWN设计方法
1.1.1 TOP-DOWN设计的主要阶段
1.1.2 TOP-DOWN设计方法的特点
1.1.3 TOP-DOWN设计方法的优势
1.1.4 FPGA／CPLD与ASIC两种物理实现
1.2 硬件描述语言（HDL）
1.2.1 VHDL的特点
1.2.2 HDL的应用及IP核
习题

第2章 VHDL程序的结构及其描述方式
2.1 VHDL程序的结构
2.1.1 实体（ENTITY）
2.1.2 构造体（ARCHITECTURE）
2.1.3 VHDL程序的基本构成格式
2.2 VHDL描述方式
2.2.1 行为级（Behavior Level）描述
2.2.2 寄存器传输级（RTL）描述
2.2.3 结构级（Structural Level）描述
习题

第3章 VHDL语言规则
3.1 标识符
3.2 数据对象
3.2.1 信号
3.2.2 变量
3.2.3 常量申明
3.3 数据类型
3.3.1 标准数据类型
3.3.2 用户自定义数据类型
3.3.3 用户自定义子类型
3.3.4 数据类型转换
3.4 操作符
习题

第4章 VHDL的主要描述语句
4.1 概述
4.2 并行信号赋值语句
4.3 进程（PROCESS）
4.3.1 显式进程
4.3.2 隐式进程
4.3.3 进程的执行
4.4 顺序描述语句
4.4.1 IF语句
4.4.2 CASE语句
4.4.3 LOOP循环语句
4.5 子程序（suB-PR（）GRAM）
4.5.1 函数（FIJNCTION）
4.5.2 过程（PROCEDJRE）
4.6 块（BLOCK）
4.7 断言语句（ASSERT）
4.8 元件语句（COMPONENT）
4.8.1 元件申明
4.8.2 元件调用
4.8.3 元件配置
4.9 生成语句（GENERATE）
4.9.1 FOR.GENERATE语句
4.9.2 IF.GENERATE语句
习题

第5章 VHDL的设计共享
5.1 程序包（PACKAGE）
5.2 库（LIBRARY）
5.3 配置（CoNFIGURATION）
5.3.1 实体与构造体的连接配置
5.3.2 层与层的连接配置
习题

第6章 VHDL设计录入与仿真调试方法
6.1 EDA仿真工具简介
6.2 创建新的设计（CreatenewWOrk.space）
……
第7章 组合逻辑电路设计
第8章 时序逻辑电路设计
第9章 逻辑系统的状态机设计
第10章 VHDL的FPGA实现
第11章 VHDL的ASIC实现
第12章 快速掌握VerilogHDL
第13章 高层次综合（HLs）
附录A VHDL与VerilogHDL的主要描述语句
附录B 《电子设计自动化技术》课程测试题
附录C 历年试题
附录D 全国EDA大赛试题集锦
附录E VHDL与VerilogHDL的保留字
附录F EDA工具软件一览表
附录G 部分FPGA厂家名录
参考文献