高速信令：抖动建模、分析与预算

第1章  绪论
1.1  信号完整性分析的走向
1.2  高速信号完整性设计的挑战
1.3  本书的章节编排
参考文献
第2章  高速信令基础知识
2.1  I/O信令的基本构件
2.2  噪声源
2.3  抖动的要点与分解
2.4  小结
参考文献
第Ⅰ篇  通道建模与设计
第3章  通道建模与设计方法学
3.1  通道的设计方法学
3.2  通道的建模方法学
3.3  用电磁场求解器建模
3.4  背板通道建模示例
3.5  小结
参考文献
第4章  网络参数
4.1  多导体系统的广义网络参数
4.2  构建准确的S参数时域模型
4.3  无源性条件
4.4  因果性条件
4.5  小结
参考文献
第5章  传输线
5.1  传输线理论
5.2  前向与后向串扰
5.3  传输线的时域仿真
5.4  基于测量的传输线建模
5.5  片上连线建模
5.6  片上、封装及PCB走线之对比
5.7  小结
参考文献
第Ⅱ篇  链路性能分析
第6章  通道的电压预算与时序预算
6.1  时序预算方程及其分量
6.2  光纤通道的双δ模型
6.3  构件分量级的时序预算
6.4  时序预算方程的缺陷
6.5  电压预算方程及其分量
6.6  小结
参考文献
第7章  制造工艺波动建模
7.1  田口法简介
7.2  DDRDRAM的指令/地址通道示例
7.3  背板链路建模示例
7.4  小结
7.5  本章附录
参考文献
第8章  链路BER建模与仿真
8.1  历史回顾与内容编排
8.2  链路BER的统计建模框架
8.3  符号间干扰建模
8.4  发送器和接收器抖动建模
8.5  周期性抖动建模
8.6  小结
参考文献
第9章  快速时域通道仿真技术
9.1  快速时域仿真流程综述
9.2  快速系统仿真技术
9.3  同时开关噪声示例
9.4  抖动建模方法对比
9.5  最大失真分析
9.6  小结
参考文献
第10章  链路BER分析的时钟模型
10.1  独立及公共时钟抖动模型
10.2  公共时令方案建模
10.3  CDR电路建模
10.4  无源通道抖动冲激响应与抖动放大
10.5  小结
参考文献
第Ⅲ篇  电源噪声与抖动
第11章  电源完整性工程综述
11.1  PDN的设计指标与电源预算
11.2  电源预算的分量
11.3  电源预算的推导
11.4  电源噪声分析方法学
11.5  电源噪声分析的步骤
11.6  小结
参考文献
第12章  SSN的建模与仿真
12.1  SSN建模中的挑战
12.2  信号完整性与电源完整性协同仿真方法学
12.3  信号电流回路与电源噪声
12.4  其他SSN建模专题
12.5  案例分析：民品DDR2SSN分析
12.6  小结
参考文献
第13章  抑制SSN的编码与信令
13.1  数据总线反相编码
13.2  基于4b/6b编码的伪差分信令
13.3  小结
参考文献
第14章  电源噪声与抖动表征
14.1  电源噪声引起抖动的重要性
14.2  PSIJ建模方法学综述
14.3  噪声与抖动仿真方法学
14.4  案例分析
14.5  小结
参考文献
第15章  衬底噪声引起的抖动
15.1  简介
15.2  建模技术
15.3  测量技术
15.4  案例分析
15.5  小结
参考文献
第Ⅳ篇  高级专题
第16章  片上链路的测量技术
16.1  Shmoo与BER眼图测量
16.2  获取信号波形
16.3  链路性能的测量与关联
16.4  片上电源噪声的测量技术
16.5  高级电源完整性测量
16.6  小结
参考文献
第17章  信号调理
17.1  单位响应
17.2  均衡技术
17.3  自适应均衡算法
17.4  CDR与均衡自适应的相互作用
17.5  基于ADC的接收均衡
17.6  对高速线缆均衡的展望
17.7  小结
参考文献
第18章  应用
18.1  XDR：高性能差分存储系统
18.2  移动XDR：低功耗差分存储系统
18.3  DDR3后的主存储系统
18.4  信令系统展望
……