VHDL数字系统设计

第一篇基础篇
第1章数字系统设计与EDA技术
1.1数字系统概念
1.2电子设计发展历史
1.3EDA技术介绍
1.3.1基本特征
1.3.2主要内容
1.3.3EDA设计流程
1.4IP核
1.4.1软IP
1.4.2固IP
1.4.3硬IP
1.5EDA应用与发展趋势
第2章VHDL语言基础
2.1硬件描述语言的特点
2.2VHDL程序基本结构
2.3VHDL程序主要构件
2.3.1库
2.3.2实体
2.3.3结构体
2.4VHDL数据对象
2.4.1常量
2.4.2变量
2.4.3信号
2.4.4信号与变量的比较
2.5VHDL数据类型
2.5.1标准数据类型
2.5.2用户自定义数据类型
2.5.3数据类型转换
2.6运算符
2.6.1算术运算符
2.6.2逻辑运算符
2.6.3关系运算符
2.6.4其他运算符
2.6.5运算优先级
2.7VHDL基本语句
2.7.1并行语句
2.7.2顺序语句
2.7.3属性描述语句
2.8测试基准
2.9VHDL程序的其他构件
2.9.1块
2.9.2函数
2.9.3过程
2.9.4程序包
2.10结构体的描述方法
第3章组合逻辑电路建模
3.1组合逻辑电路的特点与组成
3.2基本逻辑门电路的设计
3.3译码器
3.4编码器
3.5加法器的设计
3.5.1半加器与全加器
3.5.2四位串行进位加法器
3.5.3并行进位加法器
3.6其他组合逻辑模块
3.6.1选择器
3.6.2求补器
3.6.3三态门
3.6.4缓冲器
3.6.5比较器
3.6.6只读存储器
3.6.7随机存储器
第4章基本时序逻辑电路建模
4.1锁存器
4.1.1RS锁存器
4.1.2D锁存器
4.2触发器
4.2.1D触发器
4.2.2带有输出的D触发器
4.2.3JK触发器
4.2.4T触发器
4.3多位寄存器
4.4串进并出型移位寄存器
4.5计数器
4.6无符号数乘法器
第5章同步时序电路设计
5.1时序电路的特点与组成
5.2设计实例——3位计数器
5.3时序电路描述方法
5.3.1ASM图的组成
5.3.2自动售邮票机
5.3.3状态分配与编码
5.3.4状态最少化
5.4ASM图的硬件实现
5.4.1计数器法
5.4.2多路选择器
5.4.3定序法
5.4.4微程序法
5.5有限状态机的VHDL实现
5.5.1符号化状态机
5.5.2单进程状态机
5.5.3双进程状态机
5.5.4三进程状态机
5.6设计实例1——序列检测器
5.7设计实例2——A/D采样控制器
第6章开发平台与QuartusII设计流程
6.1SCUT-EDA开发平台
6.2QuartusII软件设计流程
6.2.1基于QuartusII的数字系统设计流程
6.2.2QuartusII软件使用介绍
第二篇进阶篇
第7章仿真
7.1仿真模拟概述
7.1.1仿真简介
7.1.2仿真的级别
7.2仿真系统的构成
7.3逻辑仿真模型
7.3.1电路模型
7.3.2元件模型
7.3.3信号模型
7.3.4延迟模型
7.4逻辑仿真过程
7.5简单Testbench设计
7.5.1VHDL仿真概述
7.5.2Testbench程序基本结构
7.5.3激励信号的产生
7.5.4Testbench设计实例
7.6高级Testbench介绍
7.6.1高级Testbench概述
7.6.2文件I/O的读写
7.6.3VCD数据库文件
7.6.4断言语句
7.7Modelsim软件的使用
7.7.1Modelsim软件简介
7.7.2从QuartusII调用Modelsim软件进行仿真
第8章综合与优化
8.1综合概述
8.1.1综合的层次
8.1.2高层次综合
8.1.3逻辑综合
8.1.4可编程器件综合
8.2VHDL的可综合性
8.2.1VHDL可综合类型
8.2.2VHDL对象可综合性
8.2.3运算符
8.2.4语句
8.3设计优化问题的处理
8.3.1寄存器的引入方法
8.3.2避免引入不必要的寄存器
第9章数字系统设计方法
9.1数字系统自顶向下的设计层次
9.1.1数字系统层次化结构
9.1.2自顶向下设计方法
9.2数字系统的一般划分结构
9.3模块划分技术
9.4迭代技术
9.4.1空间迭代
9.4.2时间迭代
9.4.3二维迭代
第三篇实践篇
第10章综合实例
10.1出租车计费实验
10.1.1设计要求
10.1.2设计分析与设计思路
10.1.3系统的设计与实现
10.1.4波形仿真与分析
10.1.5思考题
10.2矩阵乘法
10.2.1设计要求
10.2.2设计分析与设计思路
10.2.3系统的设计与实现
10.2.4波形仿真与分析
参考文献