《电子设计自动化技术（Verilog HDL版）》以提高工程设计能力为目的，选择EDA设计典型案例为主要载体，通过“项目导向、任务驱动”的编写方式，深入浅出地对：EDA技术及相关知识做了系统和完整的介绍。全书包括7个项目：三人表决器设计、四位加法器设计、数字电子钟设计、交通管理器设计、简易电子琴设计、步进电动机控制器设计及数字温度计设计。每个项目包括项目描述、知识准备、任务实现、考核评价、拓展提高五个方面。《电子设计自动化技术（Verilog HDL版）》的CPLD／FPGA开发软件选用国内应用广泛的Ahera公司的QoartusⅡ，硬件描述语言选用与C语言语法规则非常接近的语言——Verilog HDL。所选取的7个项目，侧重点各有不同，目的都是为培养学生掌握各种EDA的开发方法。项目1旨在培养学生掌握基本的EDA概念、开发流程、EDA开发软件的使用以及Vetilog语言基础；项目2旨在培养学生掌握原理图设计和层次化电路设计方法；项目3旨在培养学生掌握Verilog语言要素与主要语句结构，具备基本的Verilog程序设计能力；项目4旨在培养学生掌握原理图、文本输入混合设计方法；项目5旨在培养学生利用LPM进行复杂Verilog程序设计的能力；项目6旨在培养学生掌握状态机设计方法；项目7旨在培养学生掌握单总线器件与FPGA的综合应用方法。《电子设计自动化技术（Verilog HDL版）》取材广泛、内容新颖、重点突出，可作为高等院校电子信息工程、通信工程等信息类及相近专业的学生作为教材使用，也可作为相关专业技术人员的参考书。
鄂公网安备 42010302001612号 