高速电路设计实践

目 录第1章 概述 11.1 低速设计和高速设计的例子 1【案例1-1】 简化的存储电路模块 11.1.1 低速设计 11.1.2 高速设计 21.2 如何区分高速和低速 31.3 硬件设计流程 51.3.1 需求分析 61.3.2 概要设计 71.3.3 详细设计 71.3.4 调试 91.3.5 测试 91.3.6 转产 101.4 原理图设计 11第2章 高速电路中的电阻、电容、电感和磁珠的选型及应用 132.1 电阻的应用 132.1.1 与电阻相关的经典案例 13【案例2-1】 串联电阻过大，导致板间告警失败 13【案例2-2】 电阻额定功率不够造成的单板潜在缺陷 14【案例2-3】 电阻在时序设计中的妙用 152.1.2 电阻应用要点 162.2 电容的选型及应用 172.2.1 与电容相关的经典案例 17【案例2-4】 电容失效导致低温下硬盘停止工作 17【案例2-5】 多次带电插拔子板导致母板上钽电容损坏 18【案例2-6】 高速电路中电容应用问题导致CPU工作不稳定 182.2.2 高速电路设计中电容的作用及分析 19【案例2-7】 交流耦合电容选择不当引起数据帧出错 20【案例2-8】 利用0612封装的电容增强滤波性能 21【案例2-9】 LDO电源应用中的滤波电容ESR问题 22【案例2-10】 高频电路中1?F +0.01?F是否能展宽低阻抗频带 242.2.3 高速电路设计常用电容及其应用要点 26【案例2-11】 陶瓷电容选型错误导致单板丢数据包 27【案例2-12】 根据电路要求进行钽电容选型 292.2.4 去耦电容和旁路电容 312.3 电感的选型及应用 322.3.1 与电感相关的经典案例 32【案例2-13】 LC低通滤波导致输出电源电压纹波偏大 32【案例2-14】 大电流通路PI型滤波造成电压衰减 332.3.2 高速电路设计中电感的作用 352.3.3 高速电路设计常用电感及其应用要点 362.4 磁珠的选型及应用 392.4.1 磁珠的滤波机理 392.4.2 高速电路设计中磁珠的选型及其应用要点 40【案例2-15】 误用磁珠造成过流保护电路失效 412.4.3 磁珠和电感的比较 42第3章 高速电路中的逻辑器件选型及高速逻辑电平应用 443.1 与逻辑器件相关的经典案例 44【案例3-1】 逻辑器件输入端上拉太弱造成带电插拔监测功能失效 443.2 逻辑器件应用要点 473.2.1 逻辑器件概要 47【案例3-2】 逻辑器件驱动能力过强造成信号振铃 51【案例3-3】 同一型号逻辑器件的差异性造成PHY配置错误 513.2.2 逻辑器件参数介绍 523.2.3 逻辑器件功耗计算 603.2.4 逻辑器件热插拔功能介绍 623.2.5 逻辑器件使用中注意事项的总结 683.3 高速逻辑电平应用 683.3.1 高速逻辑电平概述 68【案例3-4】 差分对走线附近信号分布不均衡造成电磁辐射 703.3.2 LVDS逻辑电平介绍及其应用要点 71【案例3-5】 空闲输入引脚处理有误导致FPGA检测到错误输入 733.3.3 LVPECL逻辑电平介绍及其应用要点 753.3.4 CML逻辑电平介绍及其应用要点 773.3.5 高速逻辑电平的比较 783.3.6 高速逻辑电平的互连及其应用要点 78第4章 高速电路中的电源设计 874.1 与电源相关的经典案例 87【案例4-1】 LDO输出电源电平低于设置值 87【案例4-2】 电源芯片欠压保护电路导致上电时序不满足设计的要求 88【案例4-3】 多电源模块并联工作时的均压措施 894.2 高速电路设计的电源架构 904.2.1 集中式电源架构 904.2.2 分布式电源架构 904.3 高速电路电源分类及其应用要点 914.3.1 LDO电源介绍及其应用要点 92【案例4-4】 计算LDO工作时的结温 95【案例4-5】 SENSE功能导致电源芯片输出电压不稳定 974.3.2 DC/DC电源介绍及其应用要点 100【案例4-6】 计算栅极电流 105【案例4-7】 MOSFET同时导通导致MOSFET损坏 108【案例4-8】 ?48V缓启电路中MOSFET烧坏 111【案例4-9】 基于ADM1066对多路电源实现监控 114【案例4-10】 基于LTC1422实现上电速度的控制 115【案例4-11】 基于电源芯片实现上电速度的控制 115【案例4-12】 基于RC阻容电路实现延时功能 116【案例4-13】 上电电流过大引起电感啸叫 116【案例4-14】 输入电源上电过缓造成输出电源上电波形不单调 1174.3.3 电源管理 1244.3.4 保险管的选型及应用 124【案例4-15】 热插拔单板的保险管选型 126第5章 高速电路中的时序设计 1275.1 时序设计概述 1275.2 时序参数介绍 1275.3 源同步系统时序设计 1295.3.1 源同步系统时序设计原理 1295.3.2 源同步系统时序设计范例一 1315.3.3 源同步系统时序设计范例二 1345.4 共同时钟系统时序设计 1365.5 源同步系统与共同时钟系统的比较 137第6章 高速电路中的复位、时钟设计 1396.1 复位电路设计 1396.1.1 与复位电路相关的经典案例 139【案例6-1】 主控板无法通过PCI-X总线查询到接口板 1396.1.2 复位设计介绍及其应用要点 141【案例6-2】 存储模块读取的错误 1416.1.3 专用复位芯片的使用 1426.2 时钟电路设计 1456.2.1 与时钟电路相关的经典案例 145【案例6-3】 系统时钟偏快的问题 145【案例6-4】 PHY寄存器无法读取的问题 147【案例6-5】 高温流量测试丢包问题 1486.2.2 晶体、晶振介绍及其应用要点 150【案例6-6】 利用首个时钟沿启动组合逻辑导致CPU工作不稳定 1536.2.3 锁相环及其应用 157【案例6-7】 两级锁相环的应用导致MPC8280的PCI时钟失锁 1626.2.4 时钟抖动与相位噪声 164第7章 高速电路中的存储器应用与设计 1727.1 与存储器相关的经典案例 172【案例7-1】 时序裕量不足导致存储器测试出错 1727.2 常用存储器介绍及其应用要点 1747.2.1 存储器概述 1747.2.2 SDRAM介绍及其应用要点 1767.2.3 DDR SDRAM介绍及其应用要点 188【案例7-2】 DLL缺陷造成DDR SDRAM时序出错 192【案例7-3】 VREF不稳定造成存储器读写操作出错 1987.2.4 DDR2 SDRAM介绍及其应用要点 203【案例7-4】 CPU存储系统不识别8位内存条的问题 2117.2.5 SRAM介绍及其应用要点 212【案例7-5】 片选处理不当导致SRAM数据丢失 2147.2.6 FLASH与EEPROM介绍 227【案例7-6】 热插拔导致单板FLASH损坏 227【案例7-7】 读取百兆光模块信息出错 231第8章 高速电路中的PCB及其完整性设计 2328.1 与PCB及完整性设计相关的经典案例 232【案例8-1】 回流路径缺陷对高速信号质量的影响 2328.2 PCB层叠结构与阻抗计算 2348.2.1 Core和PP 2348.2.2 PCB的层叠结构和阻抗设计 2348.3 高速电路PCB设计要点 2418.3.1 PCB设计与信号完整性 241【案例8-2】 传输线的判断 241【案例8-3】 反射的计算 242【案例8-4】 DDR SDRAM设计时，终端电阻RTT布放位置的选择 244【案例8-5】 大驱动电流信号对高速数据信号的串扰 250【案例8-6】 高速接口器件批次更换造成辐射超标 252【案例8-7】 TCK信号出现回沟导致无法通过JTAG接口对CPLD进行加载 2568.3.2 PCB设计与电源完整性 2578.3.3 PCB设计中的EMC 260【案例8-8】 网口指示灯信号线引发的辐射问题 264【案例8-9】 接口芯片与时钟驱动器共用电源，导致辐射超标 2668.3.4 PCB设计中的ESD防护 267【案例8-10】 TVS管布放位置不合理导致静电放电测试失败 268【案例8-11】 GND和HV_GND混用导致电源控制电路失效 2708.3.5 PCB设计与结构、易用性 272【案例8-12】 网口指示灯排列顺序出错 273【案例8-13】 网口连接器堆叠方式与易插拔特性 2738.3.6 PCB设计与散热 2748.3.7 PCB设计与可测试性 275参考文献 279