Verilog HDL数字集成电路设计原理与应用（第二版）

定　价：¥35.00

作　者：	蔡觉平，李振荣，何小川等
出版社：	西安电子科技大学出版社
丛编项：
标　签：	暂缺

购买这本书可以去

ISBN：	9787560641102	出版时间：	2016-08-01	包装：
开本：		页数：	296	字数：

内容简介

　　本书系统地对Verilog HDL语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了Verilog HDL在数字集成电路中的使用方法。全书共8章，主要内容包括硬件描述语言和Verilog HDL概述，Verilog HDL的基本语法，Verilog HDL程序设计语句和描述方式，组合电路和时序电路的设计举例，Verilog HDL集成电路测试程序和测试方法，较为复杂的数字电路和系统的设计举例，数字集成电路中Verilog HDL的EDA工具和使用，以及对Verilog HDL发展的分析等。本书可作为电子信息类相关专业本科生和研究生的教材，也可作为数字集成电路设计工程师的参考书。