PET成像前端集成电路设计

第1章 绪论\t1
1．1 PET成像技术简介\t1
1．2 前端电子学\t3
1．3 本书的主要内容及安排\t5
参考文献\t6
第2章 PET成像前端电子学概述\t10
2．1 PET探测器前端微电子学\t10
2．1．1 光电转换\t10
2．1．2 信号采集\t12
2．1．3 脉冲高度分析\t14
2．1．4 时间鉴别\t16
2．1．5 峰值探测采样和保持\t16
2．1．6 模拟/数字转换\t16
2．1．7 时间/数字转换\t17
2．2 PET前端读出电路芯片的研究进展\t18
2．2．1 国外研究进展\t18
2．2．2 国内研究进展\t20
2．3 PET前端读出芯片发展动态分析\t20
2．4 本章小结\t21
参考文献\t22
第3章 低噪声模拟前端集成电路设计\t26
3．1 CZT探测器前端读出ASIC研究进展\t26
3．2 设计需求\t27
3．3 电路描述\t29
3．3．1 电荷灵敏放大器\t30
3．3．2 放大器内核的结构\t33
3．3．3 反馈电阻\t35
3．3．4 漏电流补偿\t36
3．3．5 脉冲成形器\t37
3．3．6 峰值保持电路\t39
3．3．7 时间鉴别电路\t40
3．4 噪声优化\t42
3．5 实验结果及讨论\t45
3．5．1 输出波形\t46
3．5．2 增益和线性度\t46
3．5．3 通道一致性\t47
3．5．4 噪声性能\t47
3．5．5 时间移步\t49
3．5．6 能谱分析\t49
3．6 本章小结\t51
参考文献\t52
第4章 电流模式模拟前端集成电路设计\t56
4．1 设计指标和结构\t56
4．1．1 设计指标\t56
4．1．2 电路结构\t57
4．2 电路描述\t58
4．2．1 前置放大器和增益调节电路\t58
4．2．2 CR-RC成形器\t60
4．2．3 时间标记电路\t61
4．2．4 模拟存储器\t66
4．3 实验结果和讨论\t67
4．3．1 线性度测试\t68
4．3．2 触发信号的“时间移步”测试\t70
4．3．3 触发效率测试\t70
4．3．4 通道间的串扰测试\t71
4．3．5 噪声和功耗测量\t71
4．3．6 总体性能比较\t72
4．4 本章小结\t72
参考文献\t73
第5章 时间/数字转换器技术综述\t74
5．1 TDC的概念\t74
5．2 主要指标\t75
5．2．1 分辨率\t75
5．2．2 动态范围\t75
5．2．3 线性\t76
5．2．4 转换速度\t76
5．2．5 功耗\t76
5．3 TDC技术\t76
5．3．1 模拟TDC\t76
5．3．2 数字TDC\t78
5．3．3 基于延迟锁相环（DDL）的TDC\t81
5．3．4 亚皮秒的TDC\t87
5．4 TDC结构的比较\t91
5．5 面向PET成像应用的TDC\t93
5．6 本章小结\t94
参考文献\t94
第6章 低抖动多相位延迟锁相环设计\t97
6．1 延迟锁相环技术概述\t97
6．1．1 结构和工作原理\t97
6．1．2 行为模型\t102
6．1．3 抖动模型\t102
6．1．4 电路技术\t104
6．2 多相位电荷泵延迟锁相环设计\t109
6．2．1 结构设计\t109
6．2．2 电路描述\t110
6．2．3 原型和实验结果\t115
6．3 电荷泵延迟锁相环优化设计\t117
6．3．1 电压控制延迟链优化\t117
6．3．2 动态鉴相器\t119
6．3．3 电荷泵电路优化\t121
6．3．4 环滤波器电路优化\t123
6．3．5 实验结果\t123
6．4 本章小结\t124
参考文献\t124
第7章 多通道大动态范围TDC设计\t126
7．1 设计考虑\t126
7．2 一款625 ps多通道粗细两级TDC的设计\t130
7．2．1 提出的结构\t130
7．2．2 电路描述\t132
7．2．3 实验结果与讨论\t137
7．3 一款基于延迟锁相环阵列的多通道TDC的设计\t139
7．3．1 采用延迟锁相环阵列的时间内插技术\t139
7．3．2 采用延迟锁相环阵列的TDC的实现\t143
7．3．3 实验结果及讨论\t146
7．4 本章小结\t150
参考文献\t150
第8章 多通道低功耗ADC的设计\t152
8．1 基于时间的ADC技术综述\t154
8．2 用于PET成像的基于时间的ADC设计\t158
8．2．1 斜坡生成器电路\t159
8．2．2 比较器电路\t161
8．2．3 数字延迟锁相环电路\t164
8．2．4 格雷码计数器电路\t168
8．2．5 采样和读出电路\t168
8．2．6 时序控制器\t169
8．3 误差分析\t170
8．3．1 由斜坡生成器导致的误差\t170
8．3．2 由比较器导致的误差\t171
8．3．3 由计数器和延迟锁相环导致的误差\t172
8．3．4 DNL模型\t172
8．4 实验结果\t172
8．5 本章小结\t175
参考文献\t175
第9章 下一代PET成像前端集成电路展望\t178
9．1 全数字输出的单片多通道前端读出芯片\t178
9．2 采用数字后处理算法的前端读出芯片\t180
9．3 基于多阈值采样方法的前端读出芯片\t181
参考文献\t182
致谢\t183