现代数字系统设计（第2版）

目录
前言
第1章绪论
1.1现代数字系统设计简介
1.1.1现代数字系统设计流程
1.1.2自顶向下设计方法
1.1.3设计准则
1.2现代数字系统设计的硬件基础
1.2.1PLD发展历程
1.2.2CPLD与FPGA
1.2.3PLD发展趋势
1.2.4PLD主要应用领域和应用前景
1.3现代数字系统设计的开发环境
1.3.1开发环境
1.3.2硬件描述语言
思考题
第2章硬件基础
2.1可编程逻辑器件分类
2.2Altera PLD系列及特性
2.3典型复杂可编程逻辑器件结构
2.3.1可编程逻辑器件的基本结构
2.3.2复杂可编程逻辑器件
2.4典型现场可编程门阵列结构
2.4.1Cyclone IV系列内部主要结构
2.4.2FPGA器件选用规则
2.5PLD的一般设计流程
思考题
第3章Verilog HDL基本构件
3.1Verilog HDL简介
3.2Verilog HDL程序的基本结构
3.3Verilog HDL的基本要素
3.3.1识别符
3.3.2注释
3.3.3系统任务和函数
3.3.4编译指令
3.3.5数值表示
3.3.6数据类型
3.3.7参数
3.3.8操作数
3.4操作符
3.4.1算术操作符
3.4.2关系操作符
3.4.3逻辑操作符
3.4.4按位操作符
3.4.5缩位操作符
3.4.6移位操作符
3.4.7条件操作符
3.4.8连接和复制操作符
思考题
第4章Verilog HDL进阶
4.1内置门
4.1.1多输入门
4.1.2多输出门
4.1.3三态门
4.1.4上拉、下拉电阻
4.1.5MOS开关
4.1.6双向开关
4.1.7门传输延时
4.1.8实例数组
4.1.9内置门应用的简单实例
4.2用户原语
4.2.1组合电路UDP
4.2.2时序电路UDP
4.3数据流建模
4.3.1连续赋值语句
4.3.2线网说明赋值
4.3.3延时
4.4行为建模
4.4.1initial语句
4.4.2always语句
4.4.3事件控制
4.4.4语句块
4.4.5过程性赋值
4.4.6常用过程语句
4.5结构建模
4.5.1结构建模的基本单元
4.5.2模块调用的结构建模方式
4.5.3简单结构建模举例
4.6任务及函数
4.6.1任务
4.6.2函数
4.6.3系统任务和系统函数
4.6.4禁止语句
思考题
第5章软件使用流程
5.1主界面介绍
5.2设计流程
5.2.1新建源文件
5.2.2新建工程
5.2.3逻辑综合
5.2.4仿真流程
5.2.5锁定引脚与下载
思考题
第6章设计实例
6.1组合电路语言描述
6.1.1二选一数据选择器
6.1.2四选一数据选择器
6.1.3七段显示译码器
6.1.4普通译码器设计
6.2时序电路语言描述
6.2.1脉冲触发的D触发器
6.2.2十进制计数器
6.2.3彩灯控制器
6.3综合设计实例
6.3.1可校时的24制数字钟
6.3.2基于FPGA的点钞机纸币图像
双向录入系统
思考题
第7章数字电路和数字系统实验
实验一四选一数据选择器
实验二七段译码器
实验三BCD码全加器
实验四十进制计数器
实验五彩灯控制器
实验六扫描数码显示
实验七数显频率计
实验八数字抢答器
实验九多功能数字钟
实验十直接数字频率合成器
附录
附录AVerilog HDL关键词
附录BVerilog HDL文法
附录C可编程逻辑器件芯片常用封装
附录D逻辑符号对照表
参考文献