量子元胞自动机电路设计与分析

目录
前言
第1章 绪论 1
1.1 CMOS电路的发展及局限 1
1.2 新兴的纳米电子器件 2
1.3 量子元胞自动机 4
1.3.1 研究进展 4
1.3.2 物理实现 4
参考文献 6
第2章 量子元胞自动机简介 12
2.1 元胞结构 12
2.1.1 二量子点元胞 12
2.1.2 四量子点元胞 13
2.2 元胞之间的响应 14
2.3 时钟 16
2.3.1 转换(switch) 17
2.3.2 保持(hold) 17
2.3.3 释放(release) 17
2.3.4 松弛(relax) 18
2.4 QCA电路的基本逻辑单元 18
2.4.1 直线传输线 18
2.4.2 弯角传输线 19
2.4.3 扇出传输线 20
2.4.4 反相器 20
2.4.5 三输入择多门 20
2.4.6 五输入择多门 22
2.4.7 交叉结构 22
2.5 QCA电路仿真软件 23
2.5.1 数字仿真引擎 23
2.5.2 非线性逼近仿真引擎 24
2.5.3 双稳态仿真引擎 24
参考文献 25
第3章 计算模型 27
3.1 QCA元胞数学模型 27
3.1.1 孤立QCA元胞的哈密尔顿函数模型 27
3.1.2 QCA元胞的半经典模型 28
3.2 QCA元胞的两态性证明 29
3.3 QCA电路基本逻辑单元的仿真 31
3.3.1 QCA传输线 31
3.3.2 QCA反相器 32
3.3.3 QCA三输入择多门 33
3.4 能量耗散 34
3.4.1 能量耗散计算方法 34
3.4.2 QCA电路能量耗散的影响因素 37
3.5 可逆计算 38
参考文献 39
第4章 组合逻辑电路 40
4.1 加法器 41
4.1.1 行波进位加法器 42
4.1.2 载流加法器 43
4.1.3 超前进位加法器 44
4.1.4 五输入择多门加法器 45
4.2 乘法器 46
4.3 编码器 47
4.3.1 4线-2线编码器 48
4.3.2 优先编码器 49
4.4 解码器 51
4.5 数据选择器 52
4.6 数值比较器 53
参考文献 55
第5章 时序逻辑电路 57
5.1 触发器 57
5.1.1 RS触发器 57
5.1.2 JK触发器 59
5.1.3 D触发器 61
5.2 寄存器 62
5.2.1 数据寄存器 62
5.2.2 移位寄存器 63
参考文献 65
第6章 QCA电路可靠性分析 66
6.1 容错分析 66
6.1.1 缺陷类型 66
6.1.2 容错仿真分析 67
6.1.3 择多门的元胞缺失 68
6.1.4 QCA电路的元胞缺失 71
6.1.5 择多门的元胞移位 73
6.1.6 QCA电路的元胞移位 75
6.1.7 择多门的元胞增添 76
6.1.8 QCA电路的元胞增添 76
6.1.9 物理证明 77
6.2 概率转移矩阵 80
6.2.1 概率转移矩阵基本概念 81
6.2.2 电路结构划分 83
6.2.3 基本逻辑单元的PTM 84
6.2.4 QCA电路的PTM 分析 85
6.3 QCA电路的评价函数 89
6.3.1 Cost 函数 90
6.3.2 复杂度 91
6.3.3 延迟 91
6.3.4 不可逆功耗 91
6.3.5 交叉线数量 92
6.3.6 改进的成本函数 92
6.4 QCA电路的成本函数分析 93
6.4.1 QCA加法器 93
6.4.2 单个指标的比较 94
6.4.3 成本函数 94
6.5 极化与功耗 99
6.5.1 元胞的极化与功耗 99
6.5.2 功耗 101
6.5.3 功耗上限 102
6.5.4 QCAPro软件应用 103
6.5.5 软件介绍 104
6.5.6 利用QCAPro分析电路 105
参考文献 108
第7章 QCA电路时钟布局 110
7.1 时钟布局简介 110
7.2 QCA时钟电路的实现 111
7.3 QCA时钟布局方案 112
7.3.1 无规律时钟方案 113
7.3.2 一维时钟方案 115
7.3.3 普通二维时钟方案 118
7.3.4 2DD时钟方案 121
7.3.5 USE时钟方案 123
参考文献 125
第8章 模块化设计 127
8.1 模块化设计的概念及意义 127
8.2 模块化设计的流程 128
8.3 QCA基础器件的模块化设计 130
8.3.1 3×3模块 130
8.3.2 正交模块 130
8.3.3 基线模块 132
8.3.4 扇入模块 132
8.3.5 双扇出模块 133
8.3.6 三扇出模块 133
8.3.7 3×5模块 134
8.3.8 三输入择多门模块 134
8.3.9 五输入择多门模块 136
8.4 加法器的模块化设计 137
8.4.1 三输入择多门构成的加法器 137
8.4.2 3×3模块构成的加法器 139
8.4.3 3×5模块构成的加法器 142
8.5 乘法器的模块化设计 145
8.5.1 三输入择多门构成的串行乘法器 146
8.5.2 3×3模块构成的乘法器 148
8.5.3 3×3模块构成的改进型乘法器 148
8.5.4 三种串行乘法器的比较 150
参考文献 152
第9章 逻辑综合 154
9.1 逻辑综合基础 154
9.2 三输入基本函数 155
9.3 四输入基本函数 156
9.4 基于立方体的标准函数法 158
9.4.1 三输入标准函数法 158
9.4.2 四输入标准函数法 162
9.5 基于基本函数的综合方法 167
9.6 布尔不相邻法 173
9.7 基于穷尽搜索原理的三变量节点网络综合方法 174
9.7.1 小择多表达式 174
9.7.2 成本的四个衡量标准 175
9.7.3 综合方法 175
9.7.4 四变量函数查表法 181
9.8 择多表达式查询表 182
9.8.1 寻找MLUT 流程图 183
9.8.2 具体方法 184
9.9 基于择多门的三输入自动逻辑综合 186
9.9.1 卡诺图八位二进制表达式 186
9.9.2 编程实现步骤 188
参考文献 192
第10章 测试 193
10.1 QCA电路的故障模型 193
10.1.1 固定故障 193
10.1.2 故障等价 194
10.1.3 故障压缩 195
10.2 QCA电路的故障分析 196
10.2.1 择多门的缺陷分析 197
10.2.2 传输线的缺陷分析 199
10.2.3 反相器的缺陷分析 203
10.3 缺陷概率分析 204
10.3.1 择多门 205
10.3.2 反相器 205
10.3.3 直线传输线 206
10.3.4 拐角传输线 206
10.3.5 扇出线 206
10.3.6 共面交叉线 206
10.4 QCA电路的测试方法 207
10.4.1 固定故障 208
10.4.2 可测性设计 209
10.4.3 布尔差分测试法 212
10.4.4 内建自测试 213
参考文献 215