《数字系统设计与Verilog HDL(Vivado版)》根据EDA课程教学要求,以提高数字设计能力为目标,阐述FPGA数字开发的相关知识,主要内容包括EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。全书以Vivado、ModelSim软件为工具,以Verilog-1995和Verilog-2001语言标准为依据,以可综合的设计为重点,通过诸多精选设计案例,阐述数字设计方法与思想,由浅入深地介绍Verilog工程开发的手段与技能。《数字系统设计与Verilog HDL(Vivado版)》着眼于实用,紧密联系教学科研实际,实例丰富。全书深入浅出,概念清晰,语言流畅。《数字系统设计与Verilog HDL(Vivado版)》可作为电子、通信、微电子、信息、电路与系统、通信与信息系统及测控技术与仪器等专业本科生和研究生的教学用书,也可供从事电路设计和系统开发的工程技术人员阅读参考。《数字系统设计与Verilog HDL(Vivado版)》配有教学课件,可从华信教育资源网(www.hxedu.com.cn)免费下载。