数字电子技术（第2版）

绪论1
第1章数字逻辑基础3
1.1数制3
1.1.1常用的进位制3
1.1.2不同数制间的转换4
1.1.3二进制数的算术运算7
1.2码制9
1.2.1二进制码9
1.2.2二十进制（BCD）码9
1.2.3字符、数字代码11
1.3逻辑运算12
1.3.1基本逻辑运算12
1.3.2几种常用的复合逻辑运算13
1.3.3逻辑运算公式16
1.3.4逻辑运算法则17
1.4逻辑函数及描述方法18
1.4.1逻辑函数的基本概念18
1.4.2表达式描述逻辑函数18
1.4.3真值表描述逻辑函数18
1.4.4逻辑图描述逻辑函数19
1.4.5逻辑函数描述方法间的转换19
1.5公式法化简逻辑函数20
1.6卡诺图法化简逻辑函数21
1.6.1逻辑函数的最小项21
1.6.2逻辑函数的卡诺图表示22
1.6.3卡诺图化简逻辑函数的规则和
步骤24
1.6.4含无关项的逻辑函数化简26
1.7硬件描述语言（HDL）26
1.7.1VHDL简介26
1.7.2VHDL结构27
1.7.3VHDL文字规则30
1.7.4VHDL数据对象30
1.7.5VHDL操作符32
1.7.6VHDL常用语句34
本章小结38
习题38
第2章逻辑门电路41
2.1TTL集成门电路41
2.1.1晶体管的开关特性42
2.1.2TTL与非门电路的结构与工作
原理43
2.1.3TTL与非门电路的主要外部特性及
参数44
2.1.4其他类型的TTL门电路50
2.1.5TTL集成逻辑门电路系列55
2.2其他类型的双极型集成电路56
2.3CMOS集成门电路56
2.3.1MOS管的开关特性56
2.3.2CMOS反相器（非门）的结构与
工作原理57
2.3.3CMOS反相器的主要外部特性及
参数57
2.3.4其他类型的CMOS门电路61
2.3.5CMOS逻辑门电路系列64
2.4逻辑门电路使用中的几个实际问题65
2.4.1集成门电路使用注意事项65
2.4.2门电路之间的接口66
2.4.3门电路带其他负载时的接口67
2.4.4抗干扰措施68
2.5正负逻辑问题69
2.6门级VHDL程序设计69
2.6.1非门的VHDL设计69
2.6.2与门的VHDL设计70
2.6.3异或门的VHDL设计71
2.6.4三态门的VHDL设计71
本章小结72
习题73
第3章组合逻辑电路76
3.1组合逻辑电路的基本概念76
3.2组合逻辑电路的分析77
3.3组合逻辑电路的设计78
3.4常用的组合逻辑器件81
3.4.1加法器及其应用81
3.4.2编码器及其应用87
3.4.3译码器及其应用93
3.4.4数据选择器及其应用102
3.4.5数值比较器及其应用109
目录3.5组合逻辑电路中的竞争冒险113
3.5.1产生竞争、冒险的原因113
*3.5.2竞争冒险的判别方法114
3.5.3消去冒险的方法115
3.6常用组合逻辑器件的VHDL设计116
3.6.1加法器的VHDL设计116
3.6.2译码器的VHDL设计117
3.6.3数据选择器的VHDL设计118
3.6.4数据比较器的VHDL设计119
本章小结120
实践案例121
习题123
第4章触发器128
4.1触发器的基本概念128
4.1.1触发器的基本性质128
4.1.2触发器的现态和次态128
4.1.3触发器的分类129
4.2基本RS触发器129
4.2.1电路结构与工作原理129
4.2.2逻辑功能的描述130
4.3电平触发的触发器131
4.3.1电路结构与工作原理131
4.3.2逻辑功能的描述132
4.4脉冲触发的触发器133
4.4.1电路结构与工作原理133
4.4.2逻辑功能的描述134
4.5边沿触发的触发器135
4.5.1维持阻塞上升沿D触发器135
4.5.2下降沿触发的JK触发器136
4.6集成触发器及功能转换137
4.6.1常用的集成触发器137
4.6.2触发器的功能转换138
4.7触发器的VHDL设计140
4.7.1基本RS触发器的VHDL设计140
4.7.2D触发器的VHDL设计141
4.7.3JK触发器的VHDL设计142
本章小结143
实践案例144
习题145
第5章时序逻辑电路148
5.1时序逻辑电路的基本概念148
5.1.1时序逻辑电路的结构和特点148
5.1.2时序逻辑电路的一般表示方法149
5.1.3时序逻辑电路的分类151
5.2时序逻辑电路的分析151
5.2.1同步时序逻辑电路的分析151
5.2.2异步时序逻辑电路的分析155
5.3计数器及其应用159
5.3.1计数器概述159
5.3.2集成同步二进制加计数器159
5.3.3集成同步十进制加计数器167
5.3.4集成异步十进制加计数器171
5.3.5集成可逆计数器177
5.4寄存器和移位寄存器181
5.4.1寄存器181
5.4.2移位寄存器182
5.5序列信号发生器187
5.5.1计数型序列信号发生器187
5.5.2移存型序列信号发生器189
5.6同步时序逻辑电路设计191
5.6.1同步时序逻辑电路的设计方法191
5.6.2同步时序逻辑电路设计举例192
5.7常用时序逻辑器件的VHDL设计199
5.7.1同步二进制加计数器的VHDL
设计199
5.7.2同步十进制加计数器的VHDL
设计201
5.7.3异步十进制加计数器的VHDL
设计202
5.7.4可逆计数器的VHDL设计204
5.7.5移位寄存器的VHDL设计206
5.7.6有限状态机的VHDL设计207
本章小结211
实践案例212
习题214
第6章脉冲波形的产生与整形219
6.1脉冲信号219
6.1.1脉冲信号的概念219
6.1.2矩形脉冲的获取及其主要参数219
6.2555集成定时器220
6.2.1555定时器的电路组成220
6.2.2555定时器的基本功能221
6.3施密特触发器222
6.3.1555定时器组成的施密特
触发器223
6.3.2门电路组成的施密特触发器224
6.3.3集成施密特触发器225
6.3.4施密特触发器的应用226
6.4单稳态触发器226
6.4.1555定时器组成的单稳态
触发器226
6.4.2门电路组成的单稳态触发器228
6.4.3集成单稳态触发