硬件木马之战：攻击防御之谜

目 录
第一部分 硬件木马的基础知识
第1章 绪论\t2
1．1 本书的目的\t2
1．2 对读者的帮助\t3
1．3 关于木马攻击\t3
1．4 本书的内容\t6
参考文献\t9
第2章 硬件木马简介\t10
2．1 概述\t10
2．2 半导体的发展趋势、权衡和木马攻击威胁\t11
2．2．1 半导体设计流程\t11
2．2．2 攻击者和攻击\t12
2．3 木马攻击的比较和误区\t13
2．3．1 木马与漏洞或缺陷的比较\t13
2．3．2 硬件木马与软件木马的比较\t14
2．3．3 关于硬件木马成因及影响的误区\t15
2．4 攻击策略\t17
2．4．1 木马的类型\t17
2．4．2 木马触发器和有效负载的分类\t18
2．4．3 基本木马示例\t19
2．4．4 新型木马攻击：设计和示例\t20
2．4．5 木马攻击模型\t23
2．5 防御对策\t24
2．5．1 木马防御对策分类法\t24
2．5．2 木马检测：示例\t28
2．5．3 木马预防：示例\t29
2．5．4 其他值得注意的木马检测和预防方法\t31
2．5．5 各种木马防御方法的比较\t31
2．6 小结\t33
参考文献\t33
第二部分 硬件木马攻击：威胁分析
第3章 SoC与NoC中的硬件木马攻击\t38
3．1 引言\t38
3．2 SoC的安全挑战\t38
3．3 SoC威胁模型\t39
3．4 SoC安全保证\t40
3．5 NoC安全性\t41
3．5．1 信息泄露攻击\t42
3．5．2 针对故障注入攻击的数据包安全性\t44
3．5．3 网络接口故障\t44
3．5．4 拒绝服务攻击\t45
3．5．5 基于错误注入的拒绝服务\t48
3．5．6 使用差错控制方法的木马检测\t49
3．6 开放性挑战\t50
3．7 小结\t50
参考文献\t51
第4章 硬件IP核可信度\t53
4．1 引言\t53
4．2 问题的提出\t54
4．3 木马的特征\t54
4．4 现有测试和安全特性的不足\t55
4．5 木马分类\t55
4．5．1 基于物理特性的木马分类\t55
4．5．2 基于激活特性的木马分类\t56
4．5．3 基于动作特性的木马分类\t57
4．6 通用木马缓解技术\t58
4．6．1 预防技术\t58
4．6．2 检测技术\t59
4．7 IP级的木马缓解\t60
4．7．1 检测技术：可疑信号引导的时序等价性检验\t60
4．7．2 预防技术：携带证明代码\t66
4．8 小结\t69
参考文献\t69
第5章 模拟、混合信号和射频集成电路中的硬件木马\t72
5．1 引言\t72
5．2 射频IC中的硬件木马\t72
5．2．1 无线加密IC中的硬件木马\t72
5．2．2 低于本底噪声的射频传输\t77
5．3 AMS集成电路中的硬件木马\t79
5．3．1 攻击\t79
5．3．2 防御\t80
5．3．3 模拟触发器\t81
5．4 AMS/RF IC中的其他威胁\t83
5．4．1 IC/IP的剽窃和伪造问题\t83
5．4．2 漏洞分析\t83
5．4．3 拆分制造\t84
5．4．4 AMS IP核水印\t84
5．4．5 针对AMS伪造品的保护\t85
5．5 讨论\t85
5．6 小结\t86
参考文献\t86
第6章 PCB硬件木马与盗版\t90
6．1 引言\t90
6．2 PCB安全性挑战、攻击和对策\t90
6．2．1 安全性挑战\t90
6．2．2 攻击实例\t93
6．2．3 可能的对策\t96
6．3 PCB认证挑战和前瞻性解决方案\t99
6．3．1 PCB变化和认证挑战\t100
6．3．2 前瞻性PUF结构\t101
6．3．3 定性和定量分析\t103
6．4 小结\t104
致谢\t104
参考文献\t104
第三部分 检测：逻辑测试
第7章 面向硬件木马检测的逻辑测试技术\t107
7．1 引言\t107
7．2 硬件木马的MERO检测法\t109
7．2．1 数学分析\t110
7．2．2 测试生成\t110
7．2．3 覆盖率估算\t112
7．2．4 木马样本大小选择\t112
7．2．5 N的选择\t112
7．2．6 提升木马检测覆盖率\t113
7．2．7 结果\t113
7．2．8 MERO的缺点\t118
7．3 基于GA和SAT的硬件木马检测方法\t119
7．3．1 硬件木马模型\t119
7．3．2 针对ATPG的遗传算法(GA)\t120
7．3．3 用于难以激活触发条件的SAT\t123
7．3．4 有效负载感知测试集的选择和测试压缩\t124
7．3．5 结果与讨论\t127
7．4 小结\t130
参考文献\t131
第8章 硬件可信性验证的形式化方法\t134
8．1 引言\t134
8．2 使用可满足性问题进行可信性验证\t135
8．3 使用属性检查的安全验证\t137
8．4 用于木马检测的定理证明器\t139
8．4．1 使用携带证明代码的机密数据保护\t140
8．4．2 定理证明器和模型验证器的结合\t141
8．5 基于符号代数的木马检测\t142
8．5．1 基于Gr?bner基理论的等价性检查：背景介绍\t142
8．5．2 基于符号代数的算术电路中木马的激活与检测\t144
8．5．3 第三方IP中的木马定位\t144
8．6 小结\t145
参考文献\t146
第9章 无黄金模型木马检测\t149
9．1 引言\t149
9．2 无黄金模型木马检测及其挑战\t149
9．3 一些可能的解决方案\t150
9．4 案例研究：传感器辅助的自认证\t151
9．4．1 概述\t151
9．4．2 用于捕捉与设计相关延迟特性的传感器\t152
9．4．3 制造后自认证的场景\t153
9．5 小结\t156
参考文献\t157
第四部分 检测：边信道分析
第10章 利用延迟分析检测硬件木马\t159
10．1 引言\t159
10．2 硬件木马植入点\t160
10．3 用于检测布局中植入硬件木马的方法\t161
10．4 基于延迟的HT检测方法的基本原理\t164
10．4．1 路径延迟测量方案及其他概念\t164
10．4．2 处理工艺波动\t169
10．4．3 测试向量生成策略\t170
10．5 基于路径延迟分析的HT检测方法\t171
10．5．1 早期的HT检测技术与片上测量方法\t172
10．5．2 基于环形振荡器的HT检测方法\t173
10．5．3 用于HT检测的轻量级片上路径计时技术\t176
10．5．4 自认证：一种无黄金模型的HT检测方法\t178
10．5．5 用于HT检测的线性规划方法和测试点插入\t179
10．5．6 增强HT检测的工艺校准和测试向量选择\t180
10．5．7 用于HT检测的时钟扫描\t182
10．5．8 一种无黄金芯片的HT检测方法\t183
10．5．9 通过比较具有结构对称性的路径来进行HT检测\t183
10．5．10 利用脉冲传播进行HT检测\t185
10．5．11 用于HT检测的芯片对中校准技术\t187
10．6 多参数检测方法\t190
10．7 小结\t191
参考文献\t193
第11章 基于逆向工程的硬件木马检测\t197
11．1 引言\t197
11．2 集成电路的逆向工程\t198
11．2．1 逆向工程简介\t198
11．2．2 逆向工程的应用\t198
11．3 使用逆向工程的硬件木马检测\t198
11．3．1 通用信息\t198
11．3．2 使用逆向工程检测硬件木马的优点\t199
11．3．3 使用逆向工程检测硬件木马的挑战\t199
11．4 使用SVM的基于逆向工程的硬件木马检测\t199
11．4．1 问题陈述\t200
11．4．2 提出的方法\t201
11．4．3 实验与结果\t202
11．5 安全设计方法\t203
11．5．1 问题定义和挑战\t203
11．5．2 推荐的方法\t205
11．5．3 实验和结果\t209
11．6 小结\t210
参考文献\t210
第五部分 安 全 设 计
第12章 硬件木马预防和检测的硬件混淆方法\t214
12．1 引言\t214
12．2 混淆\t214
12．2．1 混淆的概念\t214
12．2．2 区分混淆和加密\t215
12．2．3 软件中的混淆技术\t215
12．3 混淆技术在硬件木马预防和检测中的作用\t216
12．3．1 硬件木马\t216
12．3．2 硬件混淆概述\t217
12．4 芯片级混淆\t218
12．4．1 器件级混淆\t218
12．4．2 电路级混淆\t219
12．4．3 门级混淆\t223
12．4．4 寄存器传输级混淆\t229
12．4．5 片上通信级\t230
12．4．6 其他方法\t233
12．5 FPGA混淆\t233
12．6 板级混淆\t234
12．7 硬件混淆评估指标\t234
12．8 小结\t236
参考文献\t237
第13章 硬件木马植入的威慑方法\t242
13．1 引言\t242
13．2 监测法\t244
13．2．1 边信道特征测量\t244
13．2．2 边信道测量的分类器\t246
13．2．3 扫描单元重排序\t247
13．3 阻塞性方法\t247
13．4 混合方法\t250
13．4．1 BISA结构\t250
13．4．2 BISA的特定攻击及其局限性\t251
13．5 小结\t252
参考文献\t252
第14章 FPGA中的硬件木马攻击及其保护方法\t256
14．1 引言\t256
14．2 威胁模型和分类\t256
14．2．1 FPGA设计流程\t256
14．2．2 威胁模型\t257
14．2．3 分类方法\t258
14．2．4 进入点\t258
14．2．5 创建方法\t259
14．3 FPGA结构中的木马\t259
14．3．1 增加延迟的木马\t259
14．3．2 引起电压波动的木马\t260
14．3．3 寿命缩短型木马(LRT)\t260
14．4 FPGA设计中的木马\t263
14．4．1 在FPGA设计中植入木马\t263
14．4．2 HDL中的木马\t264
14．4．3 综合后网表中的木马\t265
14．4．4 案例：映射/布局布线后网表中的木马\t267
14．5 比特流中的木马\t267
14．5．1 Xilinx比特流结构\t267
14．5．2 修改比特流的木马\t268
14．5．3 文献中的木马例子\t269
14．6 针对FPGA木马的对策\t269
14．6．1 使用模块冗余的硬件木马容错\t270
14．6．2 FPGA可信熔断(TrustFuzion)\t271
14．6．3 比特流木马对策\t271
14．7 小结\t271
参考文献\t272
第六部分 新兴趋势、工业实践和新的攻击
第15章 工业SoC设计中的硬件可信性：实践与挑战\t276
15．1 引言\t276
15．2 可信挑战的范围\t277
15．3 安全策略和执行\t278
15．4 设计和实现的可信性验证\t279
15．5 平台级可信保证\t281
15．6 安全认证\t282
15．7 小结\t283
参考文献\t283
第16章 总结与未来的工作\t285
16．1 总结\t285
16．2 未来的工作\t286