高亚军，FPGA 技术分享者、设计优化和时序收敛专家、Vivado 工具使用专家、数字信号处理专家，现任Xilinx 资深战略应用工程师。多年来一直使用Xilinx FPGA 实现数字信号处理算法，对Xilinx FPGA 器件架构、开发工具Vivado、Vitis HLS 和Vitis ModelComposer 及设计理念有深厚的理论基础和实战经验。主要著作：2011 年出版《基于FPGA 的数字信号处理》 ；2012 年发布网络视频课程《Vivado 入门与提高》 ；2015 年出版《基于FPGA 的数字信号处理（第2 版）》 ；2016 年出版《Vivado 从此开始（基础篇）》 ；2016 年发布网络视频课程《跟Xilinx SAE 学HLS》 ；2020 年出版《Vivado 从此开始（进阶篇）》 ；2021 年出版《Vivado/Tcl 零基础入门与案例实战》 。2018 年创建FPGA 技术分享公众号“FPGA 技术驿站”。每周更新一篇原创文章，累计发表原创文章380 余篇，获得大量粉丝的认可和称赞。
鄂公网安备 42010302001612号 