半导体干法刻蚀技术（原书第2版）

译者序
第2版前言
第1版前言
第1章 半导体集成电路的发展与干法刻蚀技术
1.1　干法刻蚀的概述
1.2　干法刻蚀的评价参数
1.3　干法刻蚀在 LSI的高度集成中的作用
参考文献
第2章 干法刻蚀的机理
2.1　等离子体基础知识
2.1.1　什么是等离子体
2.1.2　等离子体的物理量
2.1.3　等离子体中的碰撞反应过程
2.2　离子鞘层及离子在离子鞘层中的行为
2.2.1　离子鞘和 Vdc
2.2.2　离子鞘层中的离子散射
2.3　刻蚀工艺的设置方法
2.3.1　干法刻蚀的反应过程
2.3.2　各向异性刻蚀的机理
2.3.3　侧壁保护工艺
2.3.4　刻蚀速率
2.3.5　选择比
2.3.6　总结
参考文献
第3章 各种材料刻蚀
3.1　栅极刻蚀
3.1.1　多晶硅的栅极刻蚀
3.1.2　CD的晶圆面内均匀性控制
3.1.3　WSi2/多晶硅的栅极刻蚀
3.1.4　W/WN/多晶硅的栅极刻蚀
3.1.5　Si衬底刻蚀
3.2　SiO2刻蚀
3.2.1　SiO2刻蚀机理
3.2.2　SiO2刻蚀的关键参数
3.2.3　SAC刻蚀
3.2.4　侧墙刻蚀
3.3　布线刻蚀
3.3.1　Al布线刻蚀
3.3.2　Al布线的防后腐蚀处理技术
3.3.3　其他布线材料的刻蚀
3.4　总结
参考文献
第4章 干法刻蚀设备
4.1　干法刻蚀设备的历史
4.2　桶式等离子体刻蚀机
4.3　CCP等离子体刻蚀机
4.4　磁控管 RIE
4.5　ECR等离子体刻蚀机
4.6　ICP等离子体刻蚀机
4.7　干法刻蚀设备实例
4.8　静电卡盘
4.8.1　静电卡盘的种类及吸附原理
4.8.2　晶圆温度控制的原理
参考文献
第 5章　干法刻蚀损伤
5.1　Si表面层引入的损伤
5.2　电荷积累损伤
5.2.1　电荷积累损伤的评估方法
5.2.2　产生电荷积累的机理
5.2.3　各种刻蚀设备的电荷积累评估及其降低方法
5.2.4　等离子体处理中栅氧化膜击穿的机理
5.2.5　因图形导致的栅氧化膜击穿
5.2.6　温度对栅氧化膜击穿的影响
5.2.7　基于器件设计规则的电荷积累损伤对策
参考文献
第6章　新的刻蚀技术
6.1　Cu大马士革刻蚀
6.2　Low-k刻蚀
6.3　使用多孔 Low-k的大马士革布线
6.4　金属栅极 /High-k刻蚀
6.5　FinFET刻蚀
6.6　多重图形化
6.6.1　SADP
6.6.2　SAQP
6.7　用于 3D NAND/DRAM的高深宽比孔刻蚀技术
6.8　用于 3D IC的刻蚀技术
参考文献
第 7章　原子层刻蚀（ALE）
7.1　ALE的原理
7.2　ALE的特性
7.2.1　Si、GaN和 W的 ALE工艺顺序
7.2.2　自限性反应
7.2.3　去除步骤中 EPC的离子能量依赖性
7.2.4　表面平坦度
7.3　ALE的协同效应
7.4　影响 EPC和溅射阈值的参数
7.5　SiO2 ALE
7.6　总结
参考文献
第 8章　未来的挑战和展望
8.1　干法刻蚀技术革新
8.2　今后的课题和展望
8.3　工程师的准备工作
参考文献