数字电路与逻辑设计（第二版）

第1章数字逻辑基础(1) \n
1.1概述(1) \n
1.2数制和代码(1) \n
1.2.1十进制数和二进制数(1) \n
1.2.2十六进制和八进制(2) \n
1.2.3不同进制数之间的转换(3) \n
1.2.4二进制符号数的表示法(6) \n
1.2.5二进制代码(7) \n
1.3逻辑运算(9) \n
1.3.1基本逻辑运算(10) \n
1.3.2复合逻辑运算(11) \n
1.3.3正负逻辑问题(12) \n
1.4逻辑门电路(14) \n
1.4.1半导体的开关特性(14) \n
1.4.2简单门电路(17) \n
1.4.3TTL集成门电路(18) \n
1.4.4CMOS集成门电路(26) \n
1.5逻辑函数的化简法(27) \n
1.5.1基本公式和定律(28) \n
1.5.2基本运算规则(31) \n
1.5.3逻辑函数代数法化简(32) \n
1.6逻辑函数的卡诺图化简法(34) \n
1.6.1*小项的定义及其性质(34) \n
1.6.2卡诺图(35) \n
1.6.3逻辑函数的卡诺图表示(37) \n
1.6.4逻辑函数卡诺图化简(37) \n
1.6.5具有约束的逻辑函数化简(39) \n
1.7逻辑函数的描述方法及转换(41) \n
1.7.1逻辑函数的描述方法(41) \n
1.7.2几种描述方法之间的转换(43) \n
本章小结(45) \n
习题1(45) \n
第2章Verilog HDL语法基础(50) \n
2.1Verilog HDL程序的基本结构(50) \n
2.1.1Verilog程序的设计风格(50) \n
2.1.2Verilog模块的基本结构(51) \n
2.2Verilog的基本语法(54) \n
2.2.1空白符、标识符和关键字(54) \n
2.2.2常量(54) \n
2.2.3变量(58) \n
2.3Verilog运算符(59) \n
2.3.1算术运算符(59) \n
2.3.2逻辑运算符(60) \n
2.3.3位运算符(61) \n
2.3.4关系运算符(61) \n
2.3.5等式运算符(61) \n
2.3.6缩位运算符(62) \n
2.3.7移位运算符(62) \n
2.3.8条件运算符(63) \n
2.3.9拼接和复制运算符(63) \n
2.4Verilog常用的建模方式(64) \n
2.4.1Verilog门级建模(64) \n
2.4.2Verilog的数据流建模(67) \n
2.4.3Verliog的行为建模(68) \n
2.5编译预处理命令(77) \n
2.5.1宏编译指令(77) \n
2.5.2文件包含指令(78) \n
2.5.3条件编译指令(78) \n
2.5.4时间标度指令(79) \n
本章小结(80) \n
习题2(81) \n
第3章组合逻辑电路(85) \n
3.1组合逻辑电路概述(85) \n
3.2组合逻辑电路的分析与设计(85) \n
3.2.1组合逻辑电路的分析(85) \n
3.2.2组合逻辑电路设计(88) \n
3.3组合逻辑电路中的竞争冒险(93) \n
3.3.1产生竞争冒险的原因(93) \n
3.3.2竞争冒险的判断(94) \n
3.3.3消除竞争冒险的方法(95) \n
3.4常用组合逻辑电路(96) \n
3.4.1加法器(96) \n
3.4.2数值比较器(102) \n
3.4.3编码器(105) \n
3.4.4译码器(112) \n
3.4.5数据选择器和数据分配器(122) \n
3.5组合逻辑电路的Verilog描述(130) \n
3.5.1用Verilog设计组合逻辑电路的方法(130) \n
3.5.2用模块实例化实现层次化的电路设计(130) \n
3.5.3组合逻辑电路的Verilog描述应用举例(134) \n
本章小结(142) \n
习题3(144) \n
第4章触发器(150) \n
4.1基本RS触发器(150) \n
4.1.1工作原理和逻辑功能(150) \n
4.1.2基本RS触发器的特点(153) \n
4.1.3集成RS触发器(153) \n
4.2同步触发器(154) \n
4.2.1同步RS触发器(154) \n
4.2.2同步D触发器(155) \n
4.2.3同步JK触发器(157) \n
4.2.4同步T触发器(159) \n
4.2.5同步触发器的特点(161) \n
4.3边沿触发器(161) \n
4.3.1边沿D触发器(161) \n
4.3.2边沿JK触发器(162) \n
4.3.3集成边沿触发器(163) \n
4.4不同类型触发器之间的相互转换(165) \n
4.4.1JK触发器转换成RS、D和T触发器(166) \n
4.4.2D触发器转换成RS、JK和T触发器(167) \n
4.5触发器的应用举例(168) \n
4.6触发器的Verilog描述(169) \n
本章小结(172) \n
习题4(173) \n
第5章时序逻辑电路(180) \n
5.1时序逻辑电路概述(180) \n
5.1.1时序逻辑电路的特点及分类(180) \n
5.1.2时序逻辑电路的功能描述方法(181) \n
5.2时序逻辑电路的分析(182) \n
5.2.1时序逻辑电路的分析步骤(182) \n
5.2.2同步时序逻辑电路分析举例(183) \n
5.2.3异步时序逻辑电路分析举例(189) \n
5.3时序逻辑电路的设计(191) \n
5.3.1同步时序逻辑电路的设计(191) \n
5.3.2异步时序逻辑电路的设计(199) \n
5.4常用时序逻辑电路(201) \n
5.4.1寄存器与移位寄存器(201) \n
5.4.2计数器(206) \n
5.4.3脉冲序列信号发生器(220) \n
5.4.4脉冲分配器(224) \n
5.5时序逻辑电路的Verilog描述(225) \n
5.5.1寄存器和移位寄存器的Verilog描述(225) \n
5.5.2计数器的Verilog描述(227) \n
5.5.3状态机的Verilog描述(230) \n
本章小结(235) \n
习题5(236) \n
第6章数/模转换与模/数转换(245) \n
6.1概述(245) \n
6.2DAC(246) \n
6.2.1D/A转换的基本知识(246) \n
6.2.2常用的数模转换技术(247) \n
6.2.3数模转换器的性能指标(250) \n
6.2.4集成DAC(251) \n
6.3ADC(252) \n
6.3.1A/D转换的基本知识(252) \n
6.3.2常用的A/D转换技术(254) \n
6.3.3ADC的性能指标(260) \n
6.3.4集成ADC(261) \n
本章小结(262) \n
习题6(263) \n
第7章脉冲波形的产生与变换(267) \n
7.1集成定时器555(267) \n
7.2多谐振荡器(268) \n
7.2.1555定时器构成的多谐振荡器(269) \n
7.2.2门电路构成的多谐振荡器(271) \n
7.2.3石英晶体多谐振荡器(272) \n
7.2.4多谐振荡器的应用(273) \n
7.3单稳态触发器(275) \n
7.3.1555定时器构成的单稳态触发器(275) \n
7.3.2门电路构成的单稳态触发器(277) \n
7.3.3集成单稳态触发器(280) \n
7.3.4单稳态触发器的应用(282) \n
7.4施密特触发器(283) \n
7.4.1555定时器构成的施密特触发器(284) \n
7.4.2门电路构成的施密特触发器(285) \n
7.4.3集成施密特触发器(286) \n
7.4.4施密特触发器的应用(286) \n
本章小结(288) \n
习题7(289) \n
第8章可编程逻辑器件(292) \n
8.1概述(292) \n
8.2基本结构和表示方法(293) \n
8.2.1基本结构(293) \n
8.2.2PLD电路的表示方法(293) \n
8.2.3PLD的分类(296) \n
8.3低密度可编程逻辑器件(296) \n
8.3.1可编程只读存储器(296) \n
8.3.2可编程逻辑阵列(298) \n
8.3.3可编程阵列逻辑(298) \n
8.3.4通用阵列逻辑(GAL)(299) \n
8.4复杂可编程逻辑器件(301) \n
8.4.1CPLD的基本结构(302) \n
8.4.2典型CPLD器件的结构(302) \n
8.5现场可编程门阵列(306) \n
8.5.1FPGA的基本结构(307) \n
8.5.2典型FPGA器件的结构(309) \n
8.6CPLD/FPGA的设计流程和编程(315) \n
8.6.1CPLD/FPGA的设计流程(316) \n
8.6.2CPLD器件的编程(317) \n
8.6.3FPGA器件的配置(317) \n
本章小结(320) \n
习题9(321) \n
第9章综合案例应用设计(322) \n
9.1彩灯控制器设计(322) \n
9.1.1设计要求(322) \n
9.1.2基本结构(323) \n
9.1.3设计实现(324) \n
9.2温度监控报警电路设计(327) \n
9.2.1设计要求(327) \n
9.2.2基本结构(327) \n
9.2.3设计实现(328) \n
9.3交通灯信号控制器设计(331) \n
9.3.1设计要求(331) \n
9.3.2基本结构(331) \n
9.3.3设计实现(332) \n
9.4数字密码锁设计(335) \n
9.4.1数字密码锁设计要求(335) \n
9.4.2数字密码锁的基本结构(335) \n
9.4.3设计实现(336) \n
本章小结(339) \n
习题9(340) \n
附录AVerilog HDL(IEEE Std 1364—2001)支持的关键字(341) \n
参考文献(342)