目 录
第1章 数字逻辑基础 1
1．1 概述 1
1．2 数制与编码 3
1．3 逻辑代数与运算法则 10
1．3．1 基本逻辑运算 10
1．3．2 逻辑代数的基本定律 11
1．3．3 逻辑代数的基本规则 11
1．4 逻辑函数的标准形式 12
1．4．1 最小项和标准与或式 12
1．4．2 最大项和标准或与式 14
1．4．3 最大项与最小项的关系 15
1．5 逻辑函数的公式化简法 16
1．6 逻辑函数的卡诺图化简法 17
1．6．1 卡诺图 17
1．6．2 用卡诺图表示逻辑函数 18
1．6．3 用卡诺图化简逻辑函数 18
1．6．4 具有随意项的逻辑函数化简 20
1．6．5 引入变量卡诺图 22
习题 22
第2章 逻辑门电路 30
2．1 概述 30
2．2 逻辑门电路介绍 30
2．2．1 基本逻辑门电路 30
2．2．2 复合逻辑门电路 31
2．3 TTL逻辑门电路 33
2．3．1 TTL与非门 33
2．3．2 TTL与非门的电气特性 36
2．3．3 其他类型TTL门电路 38
2．4 MOS门电路 43
2．4．1 NMOS门电路 43
2．4．2 CMOS电路 45
2．4．3 CMOS电路特点 47
2．4．4 集成电路使用注意事项 47
2．5 TTL与CMOS电路的连接 48
2．6 TTL、CMOS常用芯片介绍 49
习题 50
第3章 组合逻辑电路 57
3．1 组合逻辑电路分析 57
3．2 组合逻辑电路设计 58
3．3 典型组合逻辑电路―编码器 61
3．3．1 普通编码器 61
3．3．2 优先编码器 62
3．4 典型组合逻辑电路―译码器 65
3．4．1 二进制译码器 65
3．4．2 码制变换译码器 68
3．4．3 显示译码器 69
3．5 典型组合逻辑电路―数据选择器 73
3．5．1 数据选择器 73
3．5．2 数据选择器实现逻辑函数 74
3．6 典型组合逻辑电路―数值比较器 76
3．6．1 一位数值比较器 77
3．6．2 四位数值比较器7485 77
3．6．3 数值比较器的位数扩展 78
3．7 典型组合逻辑电路―加法电路 78
3．7．1 半加器 79
3．7．2 全加器 79
3．7．3 超前进位加法器74283 80
*3．8 组合逻辑电路的竞争冒险 82
3．8．1 竞争冒险的分类与判别 82
3．8．2 竞争冒险消除方法 83
习题 84
第4章 触发器 90
4．1 电平触发的触发器 90
4．1．1 基本RS触发器 90
4．1．2 时钟触发器 94
4．2 脉冲触发的触发器 99
4．2．1 主从RS触发器 99
4．2．2 主从JK触发器 100
4．3 边沿触发的触发器 104
4．3．1 TTL边沿触发器 104
4．3．2 CMOS边沿触发器 107
4．4 触发器的分类和区别 109
*4．5 触发器之间的转换 111
4．6 触发器的典型应用 112
习题 113
第5章 时序逻辑电路 119
5．1 时序逻辑电路的基本概念 119
5．1．1 时序逻辑电路的结构及特点 119
5．1．2 时序逻辑电路的分类 120
5．1．3 时序逻辑电路的表示方法 120
5．2 同步时序逻辑电路的一般分析方法 121
5．3 同步时序逻辑电路的设计 124
5．4 计数器 132
5．4．1 4位二进制同步集成计数器74161 132
5．4．2 8421BCD码同步加法计数器74160 133
5．4．3 同步二进制加法计数器74163 134
5．4．4 二-五-十进制异步加法计数器74290 134
5．4．5 集成计数器的应用 136
5．5 寄存器 141
5．5．1 寄存器74175 141
5．5．2 移位寄存器 142
5．5．3 集成移位寄存器74194 143
5．5．4 移位寄存器构成的移位型计数器 145
5．6 序列信号发生器 147
5．6．1 计数型序列信号发生器 147
5．6．2 移位型序列信号发生器 148
习题 150
第6章 脉冲波形的产生与变换 157
6．1 矩形脉冲信号的基本参数 157
6．2 555定时器 157
6．3 施密特触发器 158
6．3．1 555定时器构成的施密特触发器 159
6．3．2 门电路构成的施密特触发器 160
6．3．3 集成施密特触发器 161
6．3．4 施密特触发器的应用 162
6．4 单稳态触发器 164
6．4．1 TTL与非门组成的微分型单稳态触发器 164
6．4．2 555定时器构成的单稳态触发器 166
6．4．3 集成单稳态触发器 167
6．4．4 单稳态触发器的应用 170
6．5 多谐振荡器 172
6．5．1 555定时器构成的多谐振荡器 173
6．5．2 TTL与非门构成的多谐振荡器 175
6．5．3 石英晶体振荡器 176
6．5．4 施密特触发器构成的多谐振荡器 177
6．5．5 多谐振荡器的应用 179
习题 179
第7章 数模转换与模数转换 184
7．1 数模转换电路 184
7．1．1 数模转换关系 184
7．1．2 权电阻网络DAC 185
7．1．3 R-2R梯形电阻网络DAC 186
7．1．4 R-2R倒梯形电阻网络DAC 187
7．1．5 电流激励DAC 188
7．1．6 集成数模转换电路 188
7．1．7 DAC的主要技术指标 193
7．2 模数转换电路 195
7．2．1 ADC的工作过程 195
7．2．2 并行比较型ADC 198
7．2．3 并/串型ADC 200
7．2．4 逐次逼近型ADC 201
7．2．5 双积分型ADC 203
7．2．6 集成ADC 204
7．2．7 ADC的主要技术指标 207
习题 208
第8章 半导体存储器及可编程逻辑器件 212
8．1 半导体存储器概述 212
8．1．1 半导体存储器的分类 212
8．1．2 存储器的技术指标 213
8．2 随机存储器（RAM） 213
8．2．1 RAM的基本结构 213
8．2．2 RAM芯片简介 217
8．2．3 RAM的容量扩展 218
8．3 只读存储器（ROM） 220
8．3．1 ROM的分类 220
8．3．2 ROM的结构与基本原理 221
8．3．3 ROM应用 222
*8．4 可编程逻辑器件（PLD） 225
8．4．1 可编程逻辑器件概述 225
8．4．2 可编程逻辑器件的基本结构和电路表示方法 226
8．4．3 复杂可编程逻辑器件（CPLD） 228
8．4．4 现场可编程门阵列（FPGA） 232
8．4．5 CPLD/FPGA设计方法与编程技术 237
习题 240
第9章 数字系统设计基础 246
9．1 数字系统概述 246
9．1．1 数字系统的结构 246
9．1．2 数字系统的定时 246
9．1．3 数字系统设计的一般过程 247
9．2 ASM图表 247
9．2．1 ASM图表的符号 247
9．2．2 ASM图表的含义 249
9．2．3 ASM图表的建立 250
9．3 数字系统设计 251
习题 260
第10章 硬件描述语言Verilog HDL 262
10．1 Verilog HDL的基本知识 262
10．1．1 什么是Verilog HDL 262
10．1．2 Verilog HDL的发展历史 262
10．1．3 Verilog HDL程序的基本结构 263
10．2 Verilog HDL的基本元素 265
10．2．1 注释符 265
10．2．2 标识符 266
10．2．3 关键字 266
10．2．4 间隔符 266
10．2．5 操作符 266
10．2．6 数据类型 270
10．3 Verilog HDL的基本语句 275
10．3．1 过程结构语句 275
10．3．2 语句块 277
10．3．3 时序控制 278
10．3．4 赋值语句 279
10．3．5 分支语句 280
10．3．6 循环语句 282
10．4 Verilog HDL程序设计实例 283
10．4．1 基本逻辑门电路设计 283
10．4．2 组合逻辑电路设计 286
10．4．3 时序逻辑电路设计 292
10．4．4 数字系统设计实例 298
10．5 Verilog HDL的模拟仿真 301
10．5．1 Quartus II开发软件 301
10．5．2 ModelSim开发软件 302
10．5．3 仿真实例 302
习题 310
参考文献 311
鄂公网安备 42010302001612号 