高性能网络处理器体系结构及关键技术

第1章 绪论
1.1 网络处理器的兴起与发展
1.1.1 网络处理器的演化历程
1.1.2 网络处理器的特征结构
1.1.3 高性能网络处理器的应用需求
1.2 高性能网络处理器的设计挑战
第2章 外相关工作
2.1 网络处理器体系结构
2.1.1 控制流网络处理器体系结构
2.1.2 数据流网络处理器体系结构
2.2 网络处理器硬件加速
2.2.1 协处理器与 指令
2.2.2 硬件加速资源合成
2.3 异构网络处理器协同处理模式
2.3.1 Look-aside协同处理模型
2.3.2 In-1ine协同处理模型
2.4 本章小结
第3章 粗粒度数据流网络处理器
3.1 粗粒度数据流网络处理器结构
3.1.1 基本概念
3.1.2 DvnaNP体系结构
3.2 粗粒度数据流网络处理器处理模型
3.2.1 核心处理单元
3.2.2 入口/出口管理引擎
3.2.3 共享资源访问单元
3.2.4 全局调度器
3.3 硬件加速资源自动合成机制
3.3.1 整体设计
3.3.2 硬件加速资源选择算法
3.3.3 DvnaHB工具链
3.4 处理资源分配调度机制
3.4.1 整体设计
3.4.2 处理资源静态分配
3.4.3 令牌处理路径动态调度
3.5 本章小结
第4章 可重构通用多核网络处理器
4.1 可重构通用多核网络处理器架构设计
4.1.1 问题和需求分析
4.1.2 PicoArch模型及其特点
4.1.3 PicoArch协同处理流程
4.2 可重构协同分组处理模型
4.2.1 整体设计
4.2.2 协议无关匹配部件
4.2.3 动作处理部件
4.3 协议无关可编程解析器
4.3.1 可编程解析器设计背景
4.3.2 可编程解析器设计
4.3.3 可编程解析器关键模块设计
4.4 网络功能快速重构技术
4.4.1 需求分析和方案设计